在高速SerDes的應用中透過參數化建模，產生客製化的傳輸線/穿孔/封裝/連接器等，接著可以使用optiSLang針對TDR/TDT/Jitter/眼圖結果進行解析，並找自動出設計中的關鍵指標，讓設計時程加速6倍以上。
一顆高速低功號的IC要長期運行，一個穩定的PDN當然不可少，但是要兼顧尺寸/製程限制/金屬密度/訊號繞線/壓降波動/電子遷移等因素，人工很難有足夠時間找出最佳設計。借助optiSLang中的AI/ML技術建立精準的降階模型，透過這模型可以快速找到關鍵因子，大幅縮短分析時兼並得到最優化結果。

將聚焦討論這些技術如何用於改善從產品開發到製造的設計流程，其中更是隆重邀請德國與台灣的專家進行經驗分享，帶您深入了解這些工具和技術的優點和限制，並更好地評估模擬分析和AI/ML在您的設計優化中的潛力。

立即報名，不要錯過！